Dram(2) SDramの基礎動作をさせる


 SDramを基本的な動作をさせました。リフレッシュ、読み書きの動作です。
 評価は不十分ですが基本的な動作は確認出来ました。
 

●SDRAM基礎動作の概要

 動作確認に使った構成図とその写真で、構成図の左がFPGA、右がSDRAMです。

 FPGAには、カウンタ、ゲート類と制御用シーケンサを構成しており、50MHzで動作しています。
 SDRAMに入力するアドレスとデータはDE0のスイッチの設定値を先頭にシーケンスに発生し、ロジックスコープで読み出しデータを確認します。
 又、50MHzをカウントダウンした100uS毎に8回リフレッシュを行い、押しボタンスイッチで読み出しと書込を起動します。






 

●SDRAMの制御

 いきなり、SDRAM制御の詳細なシーケンス図です。
 シーケンス図は、大別すると上から 初期化、リフレッシュ、書込、読み出しで構成しています。

 ・初期化  ステート番号 S00〜S0B
  クロック安定後、PALコマンドを実行してリフレッシュを8回実行。

 ・リフレッシュ  ステート番号 S21〜S24で、100uS毎に8回リフレッシュを実行する。
  SDRAMのデータシートに 4096リフレッシュ/64mSとある。これは、8リフレッシュ/125uSとなる。
  フルページ(256W)のバースト転送すると、256x20nS=5.12uSなので、
  リフレッシュサイクルを100uSにすると最悪でも105uSとなり8リフレッシュ/125uSを満足出来る。

 ・書込  ステート番号 S30〜S33
  DE0の押しボタンスイッチを押すと書込を起動する。
  DE0のスイッチに設定したアドレスから一ページバーストで書き込みます。
  書き込むデータは、アドレスに0〜1を加えたものです。
  ステート番号 S32で一ページ分バースト書き込みしています。

 ・読み出し  ステート番号 S40〜S44
  DE0の押しボタンスイッチを押すと読み出しを起動する。
  DE0のスイッチに設定したアドレスから一ページバーストで読み出します、ロジックスコープでそのデータをモニタします。
 



●SDRAMリフレッシュ動作

 リフレッシュの動作波形です。上は、100uS毎に8リフレッシュの波形。下は、8リフレッシュの詳細波形です。
 ステート番号 S21〜S24を8回繰り返しています。リフレッシュの1回は80nSです。








●SDRAM書込動作

 書込の動作波形です。上は、1回目の書込の波形。下は、2回目の書込の波形です。
 WRITコマンドと同期して書込データがSDRAMに送られます。1回目の先頭は00,2回目の先頭は01です。







●SDRAM読み出し動作

 読み出しの動作波形です。上は、1回目の読み出し波形。下は、2回目の読み出しの波形です。
 READコマンドから2クロック目から読み出しデータが出ています。1回目の先頭は00,2回目の先頭は01です。

 書込、読み出しの動作は、押しボタンを手動でしているので、数秒から数分の時間がかかっています。これでリフレッシュが出来ていることが確認出来ます。








ホームへ戻る